교육 소개

---

 

EM해석 전문 기업 이맥테크에서는 CST Studio Suite EDA / SI - PI 교육을 개설합니다. 저희 이맥테크 교육은 한글화 교재를 사용한 1인 1PC 실습 교육으로 CST가 익숙하지 않은 분들도 보다 쉽게 툴 사용법을 익히실 수 있습니다.

 

CST PCB Studio는 PCB 전용 전자기장 해석 툴로 PCB의 SI (Signal Integrity, 신호 무결성) 및 PI (Power Integrity, 전원 무결성)에 대한 문제를 빠르고 정확하게 분석할 수 있습니다. 또한 PCB 구조에 대한 Design Rule Checking을 진행할 수 있는 CST Boadrcheck를 포함하고 있기 때문에 설계 초기 단계에서 layout 적으로 회로에 대한 rule 위반 사항에 대해 빠르게 검토할 수 있습니다. CST PCBS 내에는 신호 무결성 및 전원 무결성을 분석할 수 있는 SI-TD Analysis Solver, SI-FD Analysis Solver, IR-Drop Analysis Solver, PI-FD Anlysis Solver의 다양한 solver를 제공하고 있습니다. 

 

본 교육과정에서는 기본적인 CST PCB Studio 사용법에 대한 교육을 포함하여 다양한 예제를 통한 실습 교육으로 진행됩니다.

 

 

관심있으신 분들의 많은 참여 바랍니다.

 

 

- 이맥테크 고객: 무상

- 이맥테크 비고객: 유상 (이맥테크에 별도 문의)

 

* 이맥테크를 통해 CST Studio Suite을 구매하시고 유지보수를 체결하고 계신 고객의 경우 해당 교육을 무상으로 제공해드리고 있습니다.

   그 외의 비고객이신 경우 저희 이맥테크 (support@emagtech.co.kr 혹은 031-717-6866)으로 문의 부탁 드립니다.

 

* 신청 접수일 : 2023년 5월 15일(월) 오후 2시 

 

 

 

 

 

일정

---

 

교육기간: 2023년 6월 22일(목), 09:30 ~ 17:00

 

교육장소: 이맥테크 교육센터 (경기도 성남시 분당구 황새울로 240번길 3, 현대오피스빌딩 908호)

 

- 주차지원이 불가하오니, 대중교통을 이용하여 주시기 바랍니다. 자가차량 이용 시, 본 교육장 건물의 종일 주차비는 33,000원입니다. (* 출차 전 6층 주차관리실에서 할인권 구매 필요)

 

 

 

 

 

커리큘럼

---

 

 

09:30 ~ 10:30            Introduction of CST Studio Suite and CST PCB Studio

 

CST PCBS EDA Import, CST PCBS GUI, Layer Stackup, Layout Check, Net Editor, Component Editor, Part Library, Layout Export

 

 

10:45 ~ 12:00            예제 1: SI FD Analysis

 

EDA Import, Edit Component Model, Assign IBIS Model, Differential pin, SI FD Analysis, PCBS 2D TL Solver Settings, Create simulation project, S-Parameter

 

 

12:00 ~ 13:00            Lunch

 

 

13:00 ~ 14:30            예제 2: SI TD Analysis

 

EDA Import, Stakup, Net Editor, Auto-tagging, Edit Components, SI TD Analysis, Stimulus, Eye diagram, TD waveform, Export to CST MWS

 

 

14:40 ~ 15:50            예제 3: DC IR Drop / Power Integrity

 

IR Drop Analysis: PCBs & Packages, EDA Import, Stakup, Net Editor, Auto-Tagging, Layout Check, Edit Components, Voltage Source, VoltageRegulator In/Out, Current Drain, IR Drop Analysis, Power Supply, Voltage Drop, Current Density

 

Power Integrity: Components, Component parasitic (Parts Database File), PI Analysis, Create SP, Impedance, Spatial Impedance Plots, Genenrate Plots, Decoupling Capacitor

 

 

16:00 ~ 17:00            예제 4: Decoupling Capacitor Analysis

 

Components, Voltage Regulator, PI Analysis, Run decap analysis, DeCap UI, Optimize Impedance, Config. Browser, Pareto front, Reload config, List of Parts, Reduce Impedance, Standalone, DeCap Analysis